Uma GEMM quadrada N×N×N processada em blocos B×B. Blocos maiores aumentam a reutilização de cada byte carregado e reduzem o tráfego até a DRAM, mas o conjunto de trabalho de três blocos precisa caber em algum nível da hierarquia. As caches simuladas são típicas de um núcleo x86: L1 de 32 KiB e L2 de 1 MiB.